'중도연재종료/VHDL'에 해당되는 글 1건

  1. 2013.05.25 n비트 비교기 설계
중도연재종료/VHDL2013. 5. 25. 13:56



A와 B입력을 비교하여 같으면 EQ에 1, B가 더 크면 LT에 1, A가 더 크면 GT에 1이 출력된다.






작은 비교기간의 조합으로 큰 비교기를 설계할 수 있다. 예를들어 1비트 비교기와 2비트 비교기를 조합하여 3비트 비교기를 설계할 수 있겠다.





4비트 비교기와 그 로직이다.


과제:

3,2,1비트 비교기 설계

Posted by 십자성군